Appl. No. 09/525,615

Doc. Ref.: AK15

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-23359

(43)公開日 平成8年(1996)1月23日

(51) Int.Cl.6

識別記号 庁内整理番号

Α

FΙ

技術表示箇所

H 0 4 L 27/20 H 0 3 K 3/00 A 9297-5K

審査請求 未請求 請求項の数5 OL (全 17 頁)

(21)出願番号

特願平6-157444

(71)出顧人 000005821

松下電器産業株式会社

(22)出顯日

平成6年(1994)7月8日

大阪府門真市大字門真1006番地

(72)発明者 須藤 浩章

神奈川県横浜市港北区綱島東四丁目3番1


号 松下通信工業株式会社内

(54) 【発明の名称】 ディジタル直交変調器

(57)【要約】

【目的】 基本波の周波数をD/A変換器の処理速度より低い周波数とし、高次高調波成分を変調信号として用いることにより、さらに高速化を図る。

【構成】 ペースパンド I, Q信号を第1のParalellーSerial変換器20によって時間順に合成し1つの系統の信号を得る。前記第1のParalellーSerial変換器20によって作られた信号を2つの系統の信号に分け、そのうちの1つの系統の信号に対して、極性反転器22によって極性を反転する。前記第1のParalellーSerial変換器20によって作られた信号と前記極性反転器22によって作られた信号とを、第2のParalellーSerial変換器21によって作られた信号とを、第2のParalellーSerial変換器21によって作りれた信号とを、第2のParalellーSerial変換器21によって作り地変調信号とを、第2のParalellーSerial変換器21によって時間順に合成しディジタル変調信号を得る。このディジタル変調信号をD/A変換器7によってアナログ変調信号を得る。このアナログ変調信号に対し、パンドパスフィルタ23によって高次高調波成分を変調信号として取り出し、不要周波数成分を除去することで、パンドパスフィルタ23の出力からアナログ変調信号を得る。



【特許請求の範囲】

【請求項1】 ベースバンドI, Q信号を時間順に合成 し1つの系統の信号を得る第1のパラレルーシリアル変 換器と、この第1のパラレルーシリアル変換器によって 作られた信号の極性を反転する極性反転器と、前記第1 のパラレルーシリアル変換器によって作られた信号と前 記極性反転器によって作られた信号を時間順に合成しデ ィジタル変調信号を得る第2のパラレルーシリアル変換 器と、ディジタル変調信号をアナログ変調信号に変換す るディジタル/アナログ変換器と、前記アナログ変調信 10 号の高次高調波成分を変調信号として取り出し、不要周 波数成分を除去して出力するパンドパスフィルタとから なることを特徴とするディジタル直交変調器。

【請求項2】 ベースパンド I, Q信号を時間順に合成 し1つの系統の信号を得る第1のパラレルーシリアル変 換器と、この第1のパラレルーシリアル変換器によって 作られた信号の極性を反転する第1の極性反転器と、前 記第1のパラレルーシリアル変換器によって作られた信 号と前記第1の極性反転器によって作られた信号を時間 順に合成しディジタル変調信号を得る第2のパラレルー シリアル変換器と、前配ディジタル変調信号の極性を反 転する第2の極性反転器と、前記ディジタル変調信号を 極性反転した信号をアナログ変調信号に変換するディジ タル/アナログ変換器と、前記アナログ変調信号の折り 返し雑音成分を変調信号として取り出し、不要周波数成 分を除去して出力するパンドパスフィルタとからなるこ とを特徴とするディジタル直交変調器。

【請求項3】 ペースパンド I, Q信号を時間順に合成 し1つの系統の信号を得る第1のパラレルーシリアル変 換器と、ペースパンド I, Q信号を加算する加算器と、 ペースパンドI、Q信号を減算する減算器と、前記加算 器と減算器からの信号に対しそれぞれ1/√2の乗算を 行う一対の乗算器と、各乗算器からの系統の信号を時間 順に合成し1つの系統の信号を得る第2のパラレルーシ リアル変換器と、前記第1のパラレルーシリアル変換器 によって作られた信号と前記第2のパラレルーシリアル 変換器によって作られた信号を時間順に合成し1つの系 統の信号を得る第3のパラレルーシリアル変換器と、こ の第3のパラレルーシリアル変換器によって作られた信 -シリアル変換器によって作られた信号と前記極性反転 器によって作られた信号を時間順に合成しディジタル変 調波を得る第4のパラレルーシリアル変換器と、ディジ タル変調信号をアナログ変調信号に変換するディジタル /アナログ変換器と、前記アナログ変調信号の高次高調 波成分を変調信号として取り出し、不要周波数成分を除 去して出力するパンドパスフィルタとからなることを特 徴とするディジタル直交変調器。

【請求項4】 ペースパンド I, Q信号を時間順に合成 し1つの系統の信号を得る第1のパラレルーシリアル変 50

換器と、ベースパンドI,Q信号を加算する加算器と、 ベースパンドI、Q信号を減算する減算器と、前記加算 器と減算器からの信号に対しそれぞれ1/√2の乗算を 行う一対の乗算器と、各乗算器からの系統の信号を時間 順に合成し1つの系統の信号を得る第2のパラレルーシ リアル変換器と、前記第1のパラレルーシリアル変換器 によって作られた信号と前記第2のパラレルーシリアル 変換器によって作られた信号を時間順に合成し1つの系 統の信号を得る第3のパラレルーシリアル変換器と、こ の第3のパラレルーシリアル変換器によって作られた信 号の極性を反転する第1の極性反転器と、前記第3のパ ラレルーシリアル変換器によって作られた信号と前記第 1の極性反転器によって作られた信号を時間順に合成し ディジタル変調信号を得る第4のパラレルーシリアル変 換器と、前記ディジタル変調信号の極性を反転する第2 の極性反転器と、前記ディジタル変調信号を極性反転し た信号をアナログ変調信号に変換するディジタル/アナ ログ変換器と、前記アナログ変調信号の折り返し雑音成 分を変調信号として取り出し、不要周波数成分を除去し て出力するパンドパスフィルタとからなることを特徴と

2

【請求項5】 ペースパンド I. Q信号を時間順に合成 し1つの系統の信号を得る第1のパラレルーシリアル変 換器と、ペースパンドI,Q信号を加算する加算器と、 ペースパンドI、Q信号を減算する減算器と、前記加算 器と減算器からの信号に対しそれぞれ1/√2の乗算を 行う一対の乗算器と、各乗算器からの系統の信号を時間 順に合成し1つの系統の信号を得る第2のパラレルーシ リアル変換器と、前記第1のパラレルーシリアル変換器 によって作られた信号と前配第2のパラレルーシリアル 変換器によって作られた信号を時間順に合成し1つの系 統の信号を得る第3のパラレルーシリアル変換器と、こ の第3のパラレルーシリアル変換器によって作られた信 号の極性を反転する極性反転器と、前記第3のパラレル シリアル変換器によって作られた信号と前記極性反転 器によって作られた信号を時間順に合成しディジタル変 調波を得る第4のパラレルーシリアル変換器と、ディジ タル変調信号をアナログ変調信号に変換するディジタル /アナログ変換器と、前記アナログ変調信号の不要周波 号の極性を反転する極性反転器と、前配第3のパラレル 40 数成分を除去するローパスフィルタと、このローパスフ ィルタによって出力されたアナログ信号を局部発信信号 と混合しアップコンパートするアナログミキサーと、こ のアナログミキサーによって出力されたアナログ信号を 帯域制限して出力するパンドパスフィルタとからなるこ とを特徴とするディジタル直交変調器。

【発明の詳細な説明】

するディジタル直交変調器。

[0001]

【産業上の利用分野】本発明は、ディジタル移動体通信 等に使用する無線機に使用する直交変調器に関する。

[0002]

【従来の技術】図9は従来のディジタル直交変調器の構 成図であり、1と2はペースパンドI、Q信号とキャリ ア信号とを乗算する乗算器、3はキャリア信号であるS IN波形信号およびCOS波形信号を呼び出すカウン タ、4は前記COS波形信号(図10(a), 図10(b)参照)を 出力するROM、5は前記SIN波形信号(図11(a), 図 11(b)参照)を出力するROM、6は前記両乗算器1,2 からの出力信号を加算する加算器、7はディジタル変調 信号をアナログ変調信号に変換するディジタル/アナロ グ(D/A)変換器、8はアナログ変調信号の不要周波数 10 成分を除去するローパスフィルタである。

【0003】図9に示したディジタル直交変調器では、 まずペースパンド I 信号 9 とペースパンド Q 信号10がそ れぞれ乗算器1,2に入力される。また、サンプリング 周波数クロック11がカウンタ3に入力され、制御信号12 が出力される。この制御信号12は、COS波形発生用の ROM4とSIN波形発生用のROM5に入力され、各 ROM 4、5からはそれぞれCOS波形信号13、SIN 波形信号14が出力され、それぞれ乗算器1、2に入力さ れる。ベースパンド I 信号 9 と COS 波形信号13は一方 20 の乗算器1によって乗算され、1信号15が出力される。 また、ベースパンドQ信号10とSIN波形信号14は他方 の乗算器2によって乗算され、Q信号16が出力される。 次に I 信号15とQ信号16は加算器 6 によって加算され、 ディジタル変調信号17が出力される。次に、ディジタル 変調信号17はD/A変換器7に入力され、アナログ変調 信号18が得られる。最後にアナログ変調信号18はローバ スフィルタ8によって不要周波数成分を除去されること によって、変調信号19が得られる。

【0004】図12は従来のディジタル直交変調器の他例 30 の構成図であり、101と102はベースパンド I, Q信号を それぞれ帯域制限するディジタルフィルタ、103と104は ベースパンドI、Q信号とキャリア信号を乗算する乗算 器、105はSIN波形信号およびCOS波形信号を呼び 出すカウンタ、106はCOS波形信号を出力するRO M、107はSIN波形信号を出力するROM、108はペー スパンド I、Q信号を加算する加算器、109はディジタ ル変調信号をアナログ変調信号に変換するD/A変換 器、110はアナログ変調信号の不要周波数成分を除去す るローパスフィルタ、111はローパスフィルタ110によっ 40 て出力されたアナログ信号を局部発信信号と混合しアッ プコンパートするアナログミキサー、112はアナログミ キサー111によって出力されたアナログ信号の不要周波 数成分を除去するバンドパスフィルタである。

【0005】図12に示したディジタル直交変調器では、 まずベースパンド I 信号113とベースパンドQ信号114 が、それぞれディジタルフィルタ101、102に入力され、 帯域制限される。次に、帯域制限されたペースパンドⅠ 信号115と帯域制限されたペースパンドQ信号116が、そ れぞれ乗算器103, 104に入力される。また、サンプリン 50 /A変換器の処理速度より低い周波数とし、しかも前記

グ周波数クロック117がカウンタ105に入力され、制御信 号118が出力される。この制御信号118はCOS波形発生 用のROM106とSIN波形発生用のROM107に入力さ れ、各ROM106, 107からはそれぞれCOS波形信号11 9, SIN波形信号120が出力され、それぞれ乗算器10 3, 104に入力される。前記ペースパンド I 信号115とC 〇S波形信号119は一方の乗算器103によって乗算され、 I 信号121が出力される。また、前記ペースパンドQ信 号116とS I N波形信号120は他方の乗算器104によって 乗算され、Q信号122が出力される。次にI信号121とQ 信号122は加算器108によって加算され、ディジタル変調 信号123が出力される。次に、ディジタル変調信号123は D/A変換器109に入力され、アナログ変調信号124が得 られる。アナログ変調信号124はローバスフィルタ110に よって不要周波数成分を除去され、アナログ信号125が 得られる。アナログ信号125はアナログミキサー111に入 力され、局部発信信号126と混合されてアップコンパー トされ、アナログ信号127が得られる。最後に、アナロ グ信号127はパンドパスフィルタ112に入力され、不要周 波数成分を除去されることによって、変調信号128が得 られる.

[0006]

【発明が解決しようとする課題】上述したように従来の 技術では、変調器から出力される変調信号は、一般的に 後段部で局部発信信号と混合されてアップコンパートさ れ、必要な信号成分以外はフィルタで除去される。しか し、変調信号の周波数が低くなるにつれて狭帯域なフィ ルタが要求され、前記フィルタ動作の実現が困難になる ため、変調器から出力される変調信号の高周波化を図る 必要がある。

【0007】しかし、変調器によって出力される変調波 の周波数は乗算器の演算速度で決まるため、前配構成の 従来のディジタル直交変調器では、変調波の周波数は乗 算器の最高演算速度の1/4が限界である。演算ピット 数を8ビットとした場合、現状の8ビットの乗算器の最 高演算速度は40MHz程度が限界であるため、変調信号の 周波数は10MHz程度が限界である。

【0008】また演算ピット数を削減するにつれて処理 速度を上げることができるが、特性劣化が大きくなる。 一般に変調器の特性は隣接チャネル漏洩電力と変調精度 によって評価されるが、図12に示した構成では、ペース パンド部においてディジタルフィルタを用いて帯域制限 を行った場合、所要演算ピット数の決定においては隣接 チャネル漏洩電力が支配的となり、充分な特性を得るた めの所要演算ビット数は12ビット程度必要となる。現状 の12ビット乗算器の処理速度は15ME2程度が限界である ため、変調信号の周波数は2MHz程度が限界である。

【0009】本発明のディジタル直交変調器は、このよ うな従来の問題を解消するもので、基本波の周波数をD

とを特徴とする。

5

変調信号の高次高調波成分を変調信号として出力することにより、さらに高速化を図ることを目的とする。

【0010】またD/A変換器の最高処理速度より低い 周波数の変調信号を得、しかも前記変調信号の折り返し 雑音成分を変調信号として出力することにより、さらに 高い周波数の変調信号を得ることを目的とする。

【0011】また基本波の周波数を乗算器の処理速度と同じ周波数とすることができ、しかも変調信号の高次高調波成分を変調信号として出力することにより、さらに高速化を図ることを目的とする。

【0012】また乗算器の最高処理速度と同じ周波数の変調信号を得、しかも前記変調信号の折り返し雑音成分を変調信号として出力することにより、さらに数倍の周波数の変調信号を得ることを目的とする。

【0013】また乗算器の最高処理速度と同じ周波数の変調信号を出力でき、さらに演算ビット数を削減することによって、さらに高速化を図ることを目的とする。

[0014]

【課題を解決するための手段】前記目的を達成するため、本発明のディジタル直交変調器は、ベースパンド 20 I, Q信号を時間順に合成し1つの系統の信号を得る第 1のパラレルーシリアル変換器と、この第1のパラレルーシリアル変換器によって作られた信号の極性を反転する極性反転器と、前記第1のパラレルーシリアル変換器によって作られた信号と前記極性反転器によって作られた信号を時間順に合成しディジタル変調信号を得る第2のパラレルーシリアル変換器と、ディジタル変調信号をアナログ変調信号に変換するディジタル/アナログ変換器と、前記アナログ変調信号の高次高調波成分を変調信号として取り出し、不要周波数成分を除去して出力する 30 パンドパスフィルタとからなることを特徴とする。

【0015】またペースパンド I, Q信号を時間順に合成し1つの系統の信号を得る第1のパラレルーシリアル変換器と、この第1のパラレルーシリアル変換器によって作られた信号の極性を反転する第1の極性反転器と、前配第1のパラレルーシリアル変換器によって作られた信号を時間順に合成しディジタル変調信号を得る第2のパラレルーシリアル変換器と、前配ディジタル変調信号の極性を反転する第2の極性反転器と、前配ディジタル変調信号の極性を反転する第2の極性反転と、前配ディジタル変調信号の振性を反転する第2の極性反転と、前配アナログ変調信号の折り返し雑音成分を変調信号として取り出し、不要周波数成分を除去して出力するパンドパスフィルタとからなることを特徴とする。

【0016】またペースパンド I、Q信号を時間順に合時間順に合成し1つの系統の信号を得る第2のパラレル シリアル変換器と、前記第1のパラレルーシリアル変換器と、が一スパンド I、Q信号を加算する加算器 換器によって作られた信号と前記第2のパラレルーシリアル変換器と、ベースパンド I、Q信号を減算する減算器と、前記 アル変換器によって作られた信号を時間順に合成し1つの系統の信号を得る第3のパラレルーシリアル変換器

算を行う一対の乗算器と、各乗算器からの系統の信号を時間順に合成し1つの系統の信号を得る第2のパラレルーシリアル変換器と、前記第1のパラレルーシリアル変換器によって作られた信号と前記第2のパラレルーシリアル変換器によって作られた信号を時間順に合成し1つの系統の信号を得る第3のパラレルーシリアル変換器と、この第3のパラレルーシリアル変換器とよって作られた信号と前記第3のパラレルーシリアル変換器によって作られた信号と前記極10 性反転器によって作られた信号を時間順に合成しディジタル変調波を得る第4のパラレルーシリアル変換器と、ディジタル変調信号をアナログ変調信号に変換するディジタル変調ででで変換器と、前記アナログ変調信号の高次高調波成分を変調信号として取り出し、不要周波数成分を除去して出力するパンドパスフィルタとからなるこ

6

【0017】またベースパンドI、Q信号を時間順に合 成し1つの系統の信号を得る第1のパラレル-シリアル 変換器と、ベースパンドI、Q信号を加算する加算器 20 と、ペースパンド I, Q信号を減算する減算器と、前記 加算器と減算器からの信号に対しそれぞれ1/√2の乗 算を行う一対の乗算器と、各乗算器からの系統の信号を 時間順に合成し1つの系統の信号を得る第2のパラレル -シリアル変換器と、前記第1のパラレル-シリアル変 換器によって作られた信号と前記第2のパラレルーシリ アル変換器によって作られた信号を時間順に合成し1つ の系統の信号を得る第3のパラレル-シリアル変換器 と、この第3のパラレルーシリアル変換器によって作ら れた信号の極性を反転する第1の極性反転器と、前記第 3のパラレルーシリアル変換器によって作られた信号と 前記第1の極性反転器によって作られた信号を時間順に 合成しディジタル変調信号を得る第4のパラレルーシリ アル変換器と、前記ディジタル変調信号の極性を反転す る第2の極性反転器と、前記ディジタル変調信号を極性 反転した信号をアナログ変調信号に変換するディジタル /アナログ変換器と、前配アナログ変調信号の折り返し 雑音成分を変調信号として取り出し、不要周波数成分を 除去して出力するパンドパスフィルタとからなることを 特徴とする。

【0018】またペースパンドI, Q信号を時間順に合成し1つの系統の信号を得る第1のパラレルーシリアル変換器と、ペースパンドI, Q信号を加算する加算器と、ペースパンドI, Q信号を減算する減算器と、前配加算器と減算器からの信号に対しそれぞれ1/√2の乗算を行う一対の乗算器と、各乗算器からの系統の信号を時間順に合成し1つの系統の信号を得る第2のパラレルーシリアル変換器と、前記第1のパラレルーシリアル変換器によって作られた信号と前記第2のパラレルーシリアル変換器によって作られた信号と時間順に合成し1つの系統の信号を得る第3のパラレルーシリアル変換器

と、この第3のパラレルーシリアル変換器によって作ら れた信号の極性を反転する極性反転器と、前記第3のパ ラレルーシリアル変換器によって作られた信号と前配極 性反転器によって作られた信号を時間順に合成しディジ タル変調波を得る第4のパラレルーシリアル変換器と、 ディジタル変調信号をアナログ変調信号に変換するディ ジタル/アナログ変換器と、前記アナログ変調信号の不 要周波数成分を除去するローパスフィルタと、このロー パスフィルタによって出力されたアナログ信号を局部発 信信号と混合しアップコンパートするアナログミキサー 10 と、このアナログミキサーによって出力されたアナログ 信号を帯域制限して出力するパンドパスフィルタとから なることを特徴とする。

[0019]

【作用】前記構成の本発明に係るディジタル直交変調器 では、パラレルーシリアル(Paralell-Serial)変換器 と、極性反転器と、D/A変換器と、アナログ変調信号 の高次高調波成分を変調信号として取り出すパンドパス フィルタとによってディジタル直交変闘器を構成し、乗 算器を用いずにディジタル直交変調器を実現することに 20 よって、D/A変換器の処理速度より低い周波数の変調 信号を出力することを図り、さらに高次高調波成分を変 調信号として出力することにより、さらに高速化を図 る.

【0020】またParalell-Serial変換器と、極性反転 器と、D/A変換器と、アナログ変調信号の折り返し雑 音成分を変調信号として取り出すパンドパスフィルタと によってディジタル直交変調器を構成し、乗算器を用い ずにディジタル直交変調器を実現することによって、D /A変換器の最高処理速度のより低い周波数の変調信号 30 を出力する。

【0021】またParalell-Serial変換器と、加算器 と、減算器と、乗算器と、極性反転器と、D/A変換器 と、アナログ変調信号の高次高調波成分を変調信号とし て取り出すパンドパスフィルタとによってディジタル直 交変調器を構成し、Paralell-Serial変換器の前段に乗 算器を挿入することによって、乗算器の処理速度と同じ 周波数の変調信号を出力することを図り、さらに高次高 調波成分を変調信号として出力することにより、さらに 高速化を図る。

【0022】またParalell-Serial変換器と、加算器 と、減算器と、乗算器と、極性反転器と、D/A変換器 と、アナログ変調信号の折り返し雑音成分を変調信号と して取り出すパンドパスフィルタとによってディジタル 直交変調器を構成し、Paralell-Serial変換器の前段に 乗算器を挿入することによって、乗算器の最高処理速度 の数倍の周波数の変調信号を出力することを図る。

【0023】またParalell-Serial変換器と、加算器 と、減算器と、乗算器と、極性反転器と、D/A変換器 パスフィルタとによってディジタル直交変調器を構成 し、Paralell-Serial変換器の前段に乗算器を挿入する ことによって、乗算器の最高処理速度と同じ周波数の変 調信号を出力することを図り、さらに帯域制限を後段部 においてパンドパスフィルタを用いて行うことにより流

算ピット数を削減することによって、さらに高速化を図

[0024]

【実施例】以下、本発明の実施例を図面に基づいて説明 する。

【0025】図1は本発明のディジタル直交変調器の第 1の実施例の構成図であり、20と21は、2つの系統で入 力される信号を時間順に合成して1つの系統の信号に変 換する第1と第2のParalell-Serial変換器、22は入力 信号の極性を反転する極性反転器、7は第2のParalell -Serial変換器21から出力されたディジタル変調信号を アナログ変調信号に変換するD/A変換器、23は、前記 ディジタル変調信号の2倍高周波成分を変調信号として 取り出し、不要周波数成分を除去するパンドパスフィル 夕である。

【0026】図2は前配第1実施例のタイミングチャー トであり、Aはサンプリングクロックで図1の11に対応 する。BはサンプリングクロックAを2分周したクロッ ク、CはサンプリングクロックAを4分周したクロッ ク、DはペースパンドI、Q信号を作り出すシンボルク ロック、EはベースパンドI信号で、図1の9に対応す る。FはペースパンドQ信号で、図1の10に対応する。 GはペースパンドI信号EとクロックBの論理積によっ て得られた信号、HはペースパンドQ信号Fとクロック Bを極性反転した信号の論理積によって得られた信号、 Iは、ペースパンドI. Q信号を時間順に合成して1つ の系統にした信号で、図1の24に対応する。 Jは信号 I を極性反転した信号で、図1の25に対応する。Kは信号 I とクロックCの論理積によって得られた信号、Lは信 号JとクロックCを極性反転した信号の論理積によって 得られた信号、Mはディジタル変調信号で、図1の17に 対応する。

【0027】次に前配第1実施例の動作を、図1および 図2を用いて説明する。ただし、本実施例においては、 40 2 倍高調波成分を変調信号として用いる。

【0028】90度の位相差をもつペースパンドI信号E およびペースパンドQ信号Fは、第1のParalell-Seri al変換器20によってサンプリングクロックAの周期のタ イミングで時間順に合成される。すなわち、ペースパン ドI 信号EとサンプリングクロックAを2分周したクロ ックBの論理積によってGの信号I(nT/2)が得られ、 またペースパンドQ信号FとサンプリングクロックAを 2分周したクロックBの反転の論理積によってHの信号 Q [(n+1/2)T/2] が得られ、前記信号Gと信号Hの と、ローパスフィルタと、アナログミキサーと、パンド 50 論理和によってIの信号S(nT/4)が得られる。信号I

は(数1)に示すようになる。

[0029]

[数1] S(nT/4) = I(nT/4); n=2 k

S(nT/4) = Q(nT/4) : n=2 k+1

ただし、n; 0, 1, 2, ………

k; 0, 1, 2,

T: 1/変調周波数

次に信号 I は、2 つの系統の信号に分けられ、そのうち の1つの系統の信号が極性反転器22によって極性反転さ れ、Jの信号-S(nT/4)が得られる。信号Jは(数2) 10 に示すようになる。

[0030]

[& 2] - S(nT/4) = -I(nT/4) : n=2 k

-S(nT/4) = -Q(nT/4); n=2 k+1

ただし、n; 0, 1, 2, ………

k; 0, 1, 2,

T; 1/変調周波数

前記信号 I と信号 J は、第2のParalell - Serial変換器 21に入力される。第2のParalell-Serial変換器21によ って、信号 I と信号 J がサンプリングプロック Aを 2分 20 周したクロックBの周期のタイミングで時間順に合成さ れる。すなわち、信号 I とサンプリングプロックAを4 分周したクロックCの論理積によってKの信号S(mT) が得られ、また信号JとクロックCを極性反転した信号 の論理積によってLの信号-S ((n+1/2)T) が得ら れ、前配信号Kと信号Lの論理和によって、Mのディジ タル変調信号DATA(nT)が得られる。ディジタル変調信 号Mは(数3)に示すようになる。

[0031]

[数3] DATA(nT/4) = I(nT/4) ; n=4 k

 $DATA(nT/4) = Q(nT/4) \quad ; n=4 k+1$

DATA(nT/4) = -I(nT/4); n=4k+2

DATA(nT/4) = -Q(nT/4); n=4 k+3

ただし、n:0.1.2......

k; 0, 1, 2,

T; 1/変調周波数

ディジタル変調信号Mは、D/A変換器7に入力され、 サンプリングクロックAのタイミングでアナログ信号に 変換され、アナログ変調信号18が得られる。

【0032】アナログ変調信号18はパンドパスフィルタ 40 23に入力され、2倍高調波成分を変調信号として取り出 し、不要周波数成分を除去して、変調信号19が得られ

【0033】以上のように第1実施例では、ペースパン ドI. Q信号を時間順に合成して1つの系統の信号を得 る第1のParalell-Serial変換器20と、この第1のPara lell-Serial変換器20によって作られた信号の極性を反 転する極性反転器22と、第1のParalellーSerial変換器 20によって作られた信号と前記極性反転器22によって作 られた信号を時間順に合成し、ディジタル変調波を得る 50 Serial変換器20によって作られた信号と前記第1の種性

第2のParalell-Serial変換器21と、ディジタル変調波 をアナログ変調波に変換するD/A変換器7と、前配ア ナログ変調信号の2倍高調波成分を取り出し、不要周波 数成分を除去するパンドパスフィルタ23からディジタル 直交変調器を構成し、乗算器を用いずにディジタル直交 変調器を構成するため、基本波成分の周波数はD/A変 換器7の最高処理速度の1/4の周波数とすることがで きる。また、2倍高周波成分の周波数はサンプリングの 定理により、基本波成分の5倍となる。したがって、第 1 実施例ではD/A変換器 7 の最高処理(動作)速度の 5 /4の周波数の変調信号を出力することができるディジ

10

【0034】演算ビット数を8ビットとした場合、現状 の乗算器の最高処理速度は40MIIz程度であり、D/A変 換器 7 の最高処理速度は400ME2であるため、従来構成で は変調周波数は10MHz程度が限界であるが、第1実施例 では変調周波数を500MH2程度とすることができ、従来構 成の約50倍の周波数の変調信号を得ることができる。

タル直交変調器を実現できる。

【0035】図3は本発明の第2実施例の構成図であ り、この第2実施例が第1実施例と異なるところは、入 カ信号の極性を反転する第1の極性反転器22と、ディジ タル変調信号の極性を反転する第2の極性反転器30と、 第2のParalell-Serial変換器21から第2の極性反転器 30を介して出力されたディジタル変調信号をアナログ変 調信号に変換するD/A変換器31と、前記アナログ変調 信号の折り返し雑音成分を変調信号として取り出し、不 要周波数成分を除去するパンドパスフィルタ32とを備え た構成にある。

【0036】なお、図1、図2にて説明した部材、信号 30 等に対応する第2実施例の部材、信号については同一符 号を付して、詳しい説明は省略する。

【0037】第2実施例の動作を図2および図3を用い て説明する。図2の符号M,図3の符号17に示されるデ ィジタル変調信号の生成までは前記第1実施例と同じで あるが、ディジタル変調信号Mは、第2の極性反転器30 によって極性反転され、信号33が得られる。

【0038】信号33はD/A変換器31に入力され、サン プリングクロックAのタイミングでアナログ信号に変換 され、アナログ変調信号34が得られる。

【0039】アナログ変調信号34はパンドパスフィルタ 32に入力され、折り返し雑音成分を変調信号として取り 出し、不要周波数成分を除去して、変調信号35が得られ る。折り返し雑音は基本波を極性反転した信号であるた め、希望変調信号を得ることができる。

【0040】以上のように、第2実施例では、ペースパ ンドI, Q信号を時間順に合成して1つの系統の信号を 得る第1のParalell-Serial変換器20と、この第1のPa raiell-Serial変換器20によって作られた信号の極性を 反転する第1の極性反転器22と、前配第1のParalell反転器22によって作られた信号を時間順に合成しディジ タル変調波を得る第2のParalell-Serial変換器21と、 前記ディジタル変調信号の極性を反転する第2の極性反 転器30と、前記ディジタル変調信号を極性反転した信号 をアナログ変調信号に変換するD/A変換器31と、前記 アナログ変調信号の折り返し雑音成分を変調信号として 取り出し、不要周波数成分を除去するパンドパスフィル タ32からディジタル直交変調器を構成し、乗算器を用い ずにディジタル直交変調器を構成するため、変調信号の 1/4の周波数とすることができる。また、折り返し雑 音成分の周波数は、サンプリングの定理により基本波成 分の3倍となる。したがって、第2実施例ではD/A変 換器の最高処理速度の3/4の周波数の変調信号を出力 することができるディジタル直交変調器を実現できる。

【0041】演算ピット数を8ピットとした場合、現状 の乗算器の最高処理速度は40MHz程度であり、D/A変 換器7の最高処理速度は400MHzであるため、従来構成で は変調周波数は10MHz程度が限界であるが、第2実施例 では変調周波数を300MHz程度とすることができ、従来構 成の約30倍の周波数の変調波を得ることができる。

【0042】図4は本発明の第3実施例の構成図であ り、40と45と46と48は、2つの系統で入力される信号を 時間順に合成して1つの系統の信号に変換する第1ない し第4のParalell-Serial変換器、41は2つの入力信号 の加算を行う加算器、42は2つの入力信号の減算を行う 減算器、43と44は入力信号に対して1/√2倍の乗算を 行う乗算器、47は入力信号の極性を反転する極性反転 器、49はParalell-Serial変換器48から出力されたディ ジタル変調信号をアナログ変調波信号に変換するD/A 30 変換器、50は前記ディジタル変調信号の高次高調波成分 を変調信号として取り出し、不要成分を除去するパンド パスフィルタである。

【0043】図5および図6は第3実施例のタイミング チャートであり、Aはサンプリングクロック、Bはサン プリングクロックAを2分周したクロック、Cはサンプ リングクロックAを4分周したクロック、Dはペースパ ンドI,Q信号を作り出すシンポルクロック、Eはペー スパンドI信号で図4の9に対応する。Fはペースパン ドQ信号で図4の10に対応する。GはペースパンドI信 40 号EとクロックBの論理積によって得られた信号、Hは ベースパンドQ信号FとクロックBを極性反転した信号 の論理積によって得られた信号、「は、ペースパンド I, Q信号を時間順に合成して1つの系統にした信号 で、図4の51に対応する。」はペースパンド I, Q信号 を加算(I+Q)し、1/√2倍した信号で、図4の54に 対応する。KはペースパンドI, Q信号を減算(-I+ Q)し、1/√2倍した信号で、図4の55に対応する。L

12

は信号」とクロックCの論理積によって得られた信号、 Mは信号KとクロックCを極性反転した信号の論理積に よって得られた信号、Nは信号」と信号Kを時間順に合 成して1つの系統にした信号で、図4の56に対応する。 Oは信号IとクロックBの論理積によって得られた信 号、Pは信号NとクロックBを極性反転した信号の論理 積によって得られた信号、Qは信号 I と信号Nを時間順 に合成して1つの系統にした信号で、図4の57に対応す る。Rは信号Qを極性反転した信号で、図4の58に対応 基本波成分の周波数はD/A変換器31の最高処理速度の 10 する。Sは信号QとクロックCの論理積によって得られ た信号、Tは信号RとクロックCを極性反転した信号の 論理積によって得られた信号、Uはディジタル変調信号 で図4の59に対応する。

> 【0044】次に、前記第3実施例の動作を、図4~図 6を用いて説明する。ただし、本実施例においては、2 倍高調波成分を変調信号として用いる。

> 【0045】90度の位相差をもつペースパンドI信号E およびペースパンドQ信号Fは、第1のParalell-Seri al変換器40に入力され、第1のParalell-Serial変換器 40によってサンプリングクロックAを2分周したクロッ クBの周期のタイミングで時間順に合成される。すなわ ち、ベースパンドI信号EとサンプリングクロックAを 4分周したクロックCの論理積によってGの信号 I (nT /2)が得られ、またペースパンドQ信号Fとサンプリン グクロックAを4分周したクロックCを極性反転した信 号の論理積によってHの信号Q ((n+1/2) T/2) が得 られ、前記信号Gと信号Hの論理和によってIの信号S (nT/4)が得られる。信号 I は前記(数1)の式と同じ関 係になる。

【0046】またペースパンド I 信号 E およびペースパ ンドQ信号Fは、加算器41および減算器42に入力され、 それぞれ加算(I+Q)および減算(-I+Q)が行われ る。次に、これらの信号は乗算器43,44に入力され、そ れぞれ1/√2倍され、第2のParalell-Serial変換器4 5によって、サンプリングクロックAを2分周したクロ ックBの周期のタイミングで時間順に合成される。すな わち、信号」とサンプリングクロックAを4分周したク ロック C の論理積によってL の信号 (I (nT/2) + Q(n T/2)] /√2が得られ、信号Kとサンプリングクロッ クAを4分周したクロックCを極性反転した信号の論理 積によってMの信号{-I((n+1/2)T/2)+Q((n+1 /2)T/2]}/√2が得られ、信号Lと信号Mの論理和 によってNの信号U(nT)が得られ、信号Lと信号Mの 論理和によってNの信号U(□T)が得られる。信号Nは (数4)に示すようになる。

[0047]

【数4】

 $U(nT/4) = \{I(nT/4) + Q(nT/4)\} / \sqrt{2} ; n=2 k$ $U(nT/4) = \{-I(nT/4) + Q(nT/4)\} / \sqrt{2}; n=2k+1$

ただし、n; 0, 1, 2, k; 0, 1, 2,

T:1/変調周波数

次に信号 I と信号Nは、第3のParalell-Serial変換器 46に入力される。これらの信号は、第3のParalell-Se rial変換器46によって、サンプリングクロックAの周期 のタイミングで時間順に合成される。すなわち、信号Ⅰ とサンプリングクロックAを2分周したクロックの論理* *積によって信号Oが得られ、信号Nとサンプリングクロ ックAを2分周したクロックBを極性反転した信号の論 理積によって信号Pが得られ、信号Oと信号Pの論理和 によってQの信号V(nT/8)が得られる。信号Qは(数 5)に示すようになる。

[0048]

【数5】

【数6】

V(nT/8) = I(nT/8): n=4 k $V(nT/8) = \{I(nT/8) + Q(nT/8)\} / \sqrt{2} ; n=4 k+1$ V(nT/8) = Q(nT/8); n=4 k+2 $V(nT/8) = \{-I(nT/8) + Q(nT/8)\} / \sqrt{2}; n=4k+3$

ただし、n; 0, 1, 2, ………

k; 0, 1, 2, T:1/変調周波数

次に信号Qは2つの系統の信号に分けられ、そのうちの 1つの系統の信号は極性反転器47によって極性反転さ※

 $-V(\mathbf{n}T/8) = -I(\mathbf{n}T/8)$

 $-V(nT/8) = \{-I(nT/8) - Q(nT/8)\} / \sqrt{2}; n=4k+1$ -V(nT/8) = -Q(nT/8) $-V(nT/8) = \{I(nT/8) - Q(nT/8)\} / \sqrt{2} : n=4 k+3$

k: 0, 1, 2,

ただし、n; 0, 1, 2, ………

T:1/変調周波数

前記信号Qと信号Rは、第4のParalell-Serial変換器 48に入力され、第4のParalell-Serial変換器48によっ て、信号Qと信号RがサンプリングクロックAを4分周 したクロックCの周期のタイミングで時間順に合成され る。すなわち、信号Qと変調周波数クロックであるクロ★ ★ックDの論理積によってSの信号V(nT)が得られ、信 号Rと変調周波数クロックであるクロックCを極性反転 した信号の論理積によってTの信号-V((n+1/2)T) が得られ、信号Sと信号Tの論理和によって、Uのディ ジタル変調信号DATA(nT/8)が得られる。ディジタル変 調信号Uは(数7)に示すようになる。

[0050]

【数7】

DATA(nT/8) = I(nT/8)

DATA(nT/8) = { I (nT/8) + Q(nT/8)} $/\sqrt{2}$; 8 k+1 DATA(nT/8) = Q(nT/8); 8 k+2DATA(nT/8) = {-I(nT/8)+Q(nT/8)} $/\sqrt{2}$; 8 k+3 DATA(nT/8) = -I(nT/8)DATA(nT/8) = {-I(nT/8)-Q(nT/8)} $/\sqrt{2}$; 8 k+5

DATA(nT/8) = -Q(nT/8) $DATA(nT/8) = \{I(nT/8) - Q(nT/8)\} / \sqrt{2} : 8k+7$

ただし、n; 0, 1, 2, ……… k: 0, 1, 2,

T:1/変調周波数

ディジタル変調信号Uは、D/A変換器49に入力され、 サンプリングクロックAのタイミングでアナログ信号に 変換され、アナログ変調信号60が得られる。

【0051】アナログ変調信号60はパンドパスフィルタ 50に入力され、2倍高調波成分を変調信号として取り出 され、不要周波数成分を除去され、変調信号61が得られ る。

【0052】以上のように第3実施例では、ペースパン ドI, Q信号を時間順に合成して1つの系統の信号を得

I, Q信号を加算する加算器41および減算する減算器42 と、これらの信号に対し1/√2の乗算を行う乗算器4 40 3,44と、さらにこれら2つの系統の信号を時間順に合 成し1つの系統の信号を得る第2のParalell-Serial変 換器45と、前記第1のParalell-Serial変換器40によっ て作られた信号と前記加算器41と減算器42と乗算器43. 44と第2のParalell-Serial変換器45によって作られた 信号を時間順に合成し1つの系統の信号を得る第3のPa ralell-Serial変換器46と、この第3のParalell-Seri al変換器46によって作られた信号の極性を反転する極性 反転器47と、第3のParalell-Serial変換器46によって 作られた信号と前記極性反転器47によって作られた信号 る第1のParale!!-Serial変換器40と、ペースパンド 50 を時間順に合成しディジタル変調波を得る第4のParale

-582-

14

※れ、Rの信号-V(nT/8)が得られる。信号Rは(数6)

に示すようになる。

[0049]

; n=4 k

; n=4 k+2

: 8 k

; 8 k+4

11-Serial変換器48と、ディジタル変調信号をアナログ変調信号に変換するD/A変換器49と、前記アナログ変調信号の2倍高調液成分を取り出し、不要周波数成分を除去するパンドパスフィルタ50とからディジタル直交変調器を構成し、第2のParalell-Serial変換器45の前段に乗算器43、44を挿入することによって、基本波成分の周波数は乗算器43、44の最高処理速度と同じ周波数とすることができる。また、第2高調波成分の周波数はサンプリングの定理により基本波成分の9倍となる。したがって、第3実施例では乗算器43、44の最高処理速度の9倍の周波数の変調信号を得ることができるディジタル直

【0053】従来の構成で得ることができる変調液の周波数は乗算器43,44の最高処理速度の1/8の周波数が限界であったため、第3実施例では従来構成の72倍の周波数の変調信号を得ることができる。

交変調器を実現できる。

【0054】図7は本発明の第4実施例の構成図であり、この第4実施例が第3実施例と異なるところは、入力信号の極性を判定する第1の極性反転器47と、ディジタル変調信号の極性を反転する第2の極性反転器70と、ディジタル変調信号を極性反転した信号をアナログ変調信号に変換するD/A変換器71と、前記ディジタル変調信号の2倍高調波成分を変調信号として取り出し、不要成分を除去するパンドパスフィルタ72とを備えた構成にある。

【0055】なお、図4~図6にて説明した部材、信号等に対応する第4実施例の部材、信号については同一符刊を付して、詳しい説明は省略する。

○056】第4実施例の動作を図5~図7を用いて説明する。図6の符号U、図7の符号59に示されるディジ 30 夕ル変調信号の生成までは第3実施例と同じであるが、ディジタル変調信号Uは第2の極性反転器70によって極性反転され、信号73が得られる。信号73はD/A変換器71に入力され、サンプリングクロックAのタイミングでアナログ信号に変換され、アナログ変調信号74が得られる。

【0057】アナログ変調信号74はパンドパスフィルタ72に入力され、折り返し雑音分を変調信号として取り出し、不要周波数成分を除去して、変調信号75が得られる。折り返し雑音分は基本波を極性反転した信号である 40ため、希望変調信号を得ることができる。

【0058】以上のように第4実施例では、ベースパンドI, Q信号を時間順に合成し1つの系統の信号を得る第1のParalell-Serial変換器40と、ベースパンドI, Q信号を加算する加算器41および減算する減算器42と、これらの信号に対し1/√2の乗算を行う乗算器43, 44と、さらにこれら2つの系統の信号を時間順に合成し1つの系統の信号を得る第2のParalell-Serial変換器45と、前記第1のParalell-Serial変換器40によって作られた信号と前配加算器41と減算器42と乗算器43, 44と第50

16 2のParalell-Serial変換器45によって作られた信号を 時間順に合成し1つの系統の信号を得る第3のParalell -Serial変換器46と、この第3のParalell-Serial変換 器46によって作られた信号の極性を反転する第1の極性 反転器47と、第3のParalell-Serial変換器46によって 作られた信号と前記第1の極性反転器47によって作られ た信号を時間順に合成しディジタル変調信号を得る第4 のParalell-Serial変換器48と、前記ディジタル変調信 号の極性を反転する第2の極性反転器70と、前記ディジ タル変調信号を極性反転した信号をアナログ変調信号に 変換するD/A変換器71と、前記アナログ変調信号の折 り返し雑音成分を取り出し、不要周波数成分を除去する パンドパスフィルタ72とからディジタル直交変調器を構 成し、第2のParalell-Serial変換器45の前段に乗算器 43.44を挿入することによって、基本波成分の周波数は 乗算器43、44の最高処理速度と同じ周波数とすることが できる。また、折り返し雑音成分の周波数はサンプリン グの定理により基本波成分の7倍となる。したがって、

【005·9】従来構成で得ることができる変調液の周波数は乗算器43,44の最高処理速度の1/8の周波数が限界であったため、第4実施例では従来構成の56倍の周波数の変調信号を得ることができる。

第4実施例では乗算器の最高処理速度の7倍の周波数の

20 変調信号を得ることができるディジタル直交変調器を実

現できる。

【0060】図8は本発明の第5実施例の構成図であり、この第5実施例が第3実施例と異なるところは、アナログ変調信号の不要周波数成分を除去するローパスフィルタ80と、ローパスフィルタ80によって出力されたアナログ信号を局部発信信号と混合しアップコンパートするアナログミキサー81と、アナログミキサー81によって出力されたアナログ信号を帯域制限するパンドパスフィルタ82とを備えた構成にある。

【0061】なお、図4~図6にて説明した部材,信号 等に対応する第5実施例の部材,信号については同一符 号を付して、詳しい説明は省略する。

【0062】第5実施例の動作を図8を用いて説明する。同図のアナログ変調信号60を生成するまでは第3実施例と同じであるが、アナログ変調信号60はローパスフィルタ80によって不要周波数成分を除去され、アナログ信号83が得られる。アナログ信号83はアナログミキサー81に入力され、局部発信信号84と混合されてアップコンパートされ、アナログ信号85が得られる。アナログ信号85はパンドパスフィルタ82に入力され、帯域制限されることによって、変調信号86が得られる。

【0063】以上のように第5実施例では、ベースパンドI、Q信号を時間順に合成し1つの系統の信号を得る第1のParaleli-Serial変換器40と、ベースパンドI、Q信号を加算する加算器41および減算する減算器42と、これらの信号に対し1/√2の乗算を行う乗算器43、44

と、さらにこれらの2つの系統の信号を時間順に合成し 1つの系統の信号を得る第2のParalell-Serial変換器 45と、前記第1のParalell-Serial変換器40によって作 られた信号と前配加算器41と減算器42と乗算器43,44と 第2のParalell-Serial変換器45によって作られた信号 を時間順に合成し1つの系統の信号を得る第3のParale 11-Serial変換器46と、この第3のParalell-Serial変 換器46によって作られた信号の極性を反転する極性反転 器47と、前配第3のParalell-Serial変換器46によって 作られた信号と前記極性反転器47によって作られた信号 10 を時間順に合成しディジタル変調波を得る第4のParale 11-Serial変換器48と、ディジタル変調信号をアナログ 変調信号に変換するD/A変換器49と、前記アナログ変 調信号から不要周波数成分を除去するローパスフィルタ 80と、不要周波数成分を除去したアナログ信号に局部発 信信号と混合してアップコンパートするアナログミキサ -81とアナログミキサー81からのアナログ信号を帯域制 限するパンドパスフィルタ82とからディジタル直交変調 器を構成し、第2のParalell-Serial変換器45の前段に 乗算器43,44を挿入することによって、乗算器の最高処 20 理速度と同じ周波数の変調信号を得ることができるディ ジタル直交変調器を実現できる。

【0064】また、演算ピット数を削減するにつれて処 理速度を上げることができるが、特性劣化が大きくな る。変調器の特性は一般に隣接チャネル漏洩電力と変調 精度によって評価される。従来構成のようにペースパン ド部においてディジタルフィルタを用いて帯域制限を行 **た場合、所要演算ビット数の決定においては隣接チャ ネル漏洩電力が支配的となり、所要演算ビット数は12ビ においてパンドパスフィルタ82を用いて帯域制限を行っ ているため、D/A変換器49の出力時の隣接チャネル漏 洩電力の要求特性は緩和され、所要演算ピット数の決定 においては変調精度が支配的となり、所要演算ピット数 は8ピット程度に削減でき、さらに高速化を図ることが できる。

【0065】現状の12ピットディジタル乗算器の処理速 度は15MHz程度であり、従来構成では変調周波数は2MHz 程度が限界である。しかし、8ピット乗算器の処理速度 は60MHz程度であるため、第5実施例では変調周波数を6 OMHz程度とすることができ、従来構成の約30倍の変調信 号を得ることができる。

[0066]

【発明の効果】以上説明したように、本発明のディジタ ル直交変調器は、請求項1記載の発明によれば、2つの Paralell-Serial変換器と、1つの極性反転器と、D/ A変換器と、アナログ変調信号の高次高調波成分を変調 信号として取り出すパンドパスフィルタとからディジタ ル直交変調器を構成し、乗算器を用いずにディジタル直 交変調器を実現できるため、基本波の周波数はD/A変 50 換器の処理速度より低い周波数とすることができ、また 高次高調波成分を変調信号として出力することにより、 さらに高速化を図ることができる。

18

【0067】請求項2記載の構成によれば、2つのPara lell-Serial変換器と、2つの極性反転器と、D/A変 換器と、アナログ変調信号の高次高調波成分を変調信号 として取り出すパンドパスフィルタとからディジタル直 交変調器を構成し、乗算器を用いずにディジタル直交変 調器を実現できるため、D/A変換器の最高処理速度の より低い周波数の変調波を得ることができる。

【0068】請求項3記載の構成によれば、4つのPara lell-Serial変換器と、加算器と、減算器と、2つの乗 算器と、極性反転器と、D/A変換器と、アナログ変調 信号の高次高調波成分を取り出すパンドパスフィルタと によってディジタル直交変調器を構成し、Paralell-Se rial変換器の前段に乗算器を挿入することによって、基 本波の周波数を乗算器の処理速度と同じ周波数とするこ とができ、また高次高調波成分を変調信号として出力す ることにより、さらに高速化を図ることができる。

【0069】請求項4記載の構成によれば、4つのPara lell-Serial変換器と、加算器と、減算器と、2つの乗 算器と、2つの極性反転器と、D/A変換器と、アナロ グ変調信号の折り返し雑音成分を取り出すパンドパスフ ィルタとによってディジタル直交変調器を構成し、Para lell-Serial変換器の前段に乗算器を挿入することによ って、乗算器の最高処理速度の数倍の周波数の変調信号 を得ることができる。

【0070】請求項5記載の構成によれば、4つのPara lell-Serial変換器と、加算器と、減算器と、2つの乗 ット程度必要となる。しかし、第5実施例では、後段部 30 算器と、極性反転器と、D/A変換器と、ローバスフィ ルタと、アナログミキサーと、パンドパスフィルタとに よってディジタル直交変調器を構成し、Paralell-Seri al変換器の前段に乗算器を挿入することによって、乗算 器の最高処理速度と同じ周波数の変調信号を得ることが でき、また後段部においてパンドパスフィルタを用いて 帯域制限を行うことにより、所要演算ビット数を削減で き、さらに高速化を図ることができる。

【図面の簡単な説明】

【図1】本発明のディジタル直交変調器の第1実施例の 構成図である。

【図2】第1実施例の各信号のタイミングチャートであ る。

【図3】本発明の第2実施例の構成図である。

【図4】本発明の第3実施例の構成図である。

【図5】第3実施例の各信号のタイミングチャートであ

【図6】第3実施例の各信号のタイミングチャートであ

【図7】本発明の第4実施例の構成図である。

【図8】本発明の第5実施例の構成図である。

【図9】従来のディジタル直交変調器の構成図である。

【図10】COS波形信号の説明図である。

【図11】SIN波形信号の説明図である。


【図12】従来のディジタル直交変調器の構成図である。


【符号の説明】


7, 31, 49, 71…ディジタル/アナログ(D/A)変換


器、 9 …ベースパンド I 信号、 10…ベースパンド Q 信号、 20, 21, 40, 41, 46, 48…パラレルーシリアル変換器、 22, 30, 47, 70…極性反転器、 23, 32, 5 0, 72, 82…パンドパスフィルタ、 41…加算器、 42 …減算器、 43, 44…乗算器、 80…ローパスフィルタ、 81…アナログミキサー。


20
















[図12]

